日本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2003年12月26日

出 願 番 号

特願2003-435266

Application Number:


[JP2003-435266]

出 願 人

ローム株式会社

Applicant(s):

[ST. 10/C]:




BEST AVAILABLE COPY

2005年 2月 4日

1)1

17



BEST AVAILABLE COPY

出証番号 出証特2005-3006803

特許願 【書類名】 PR2-00507 【整理番号】 平成15年12月26日 【提出日】 特許庁長官殿 【あて先】 H01L 29/78 【国際特許分類】 【発明者】 京都市右京区西院溝崎町21番地 ローム株式会社内 【住所又は居所】 高石 昌 【氏名】 【特許出願人】 000116024 【識別番号】 京都府京都市右京区西院溝崎町21番地 【住所又は居所】 ローム株式会社 【氏名又は名称】 【代理人】 100087701

【識別番号】

【弁理士】

稲岡 耕作 【氏名又は名称】

【選任した代理人】

【識別番号】 100101328

【弁理士】

【氏名又は名称】 川崎 実夫


【手数料の表示】

【予納台帳番号】 011028 21,000円 【納付金額】

【提出物件の目録】

特許請求の範囲 1 【物件名】

明細書 1 【物件名】 図面 1 【物件名】 要約書 1 【物件名】 【包括委任状番号】 9401527



【請求項1】

第1導電型の半導体基板上に、上記第1導電型のドリフト層、および上記第1導電型と は異なる第2導電型のリサーフ層を、上記半導体基板に平行な横方向に交互に配置して形 成したスーパージャンクション構造部を有する半導体装置の製造方法であって、

上記半導体基板の上に、上記第1導電型の半導体層を形成する工程と、

上記半導体層を貫通して上記半導体基板に至るトレンチを形成する工程と、

上記トレンチの底部側の所定の領域に充填材を充填し、上記トレンチ内において、上記 半導体基板と上記半導体層との界面位置よりも浅い所定上面位置までの底部領域に上記充 填材を配置するとともに、上記所定上面位置よりも上部側に空所を確保する充填工程と、

上記充填工程の後、上記トレンチの内側壁に露出した上記半導体層に上記第2導電型の 不純物を導入して、上記トレンチの内側壁に沿う上記第2導電型の上記リサーフ層を形成 し、上記半導体層の残余の領域をドリフト層とする工程とを含むことを特徴とする半導体 装置の製造方法。

【請求項2】

上記充填工程が、上記所定上面位置よりも浅い位置まで上記トレンチ内に上記充填材を 供給する充填材供給工程と、

この充填材供給工程の後、上記充填材を上記所定上面位置までエッチバックする工程と を含むことを特徴とする請求項1記載の半導体装置の製造方法。

上記充填工程が、上記トレンチに上記充填材としての酸化シリコンを充填する工程を含 むことを特徴とする請求項1または2記載の半導体装置の製造方法。

【請求項4】

上記充填工程の前に、上記トレンチの内壁を酸化させて酸化膜を形成する酸化工程をさ らに含み、

上記充填工程が、上記トレンチに上記充填材としてのポリシリコンを充填する工程を含 むことを特徴とする請求項1ないし3のいずれかに記載の半導体装置の製造方法。

【請求項5】

上記リサーフ層を形成する工程の後、上記トレンチの上記上部側の空所を上部充填材で 満たす工程をさらに含むことを特徴とする請求項1ないし4のいずれかに記載の半導体装 置の製造方法。

【請求項6】

上記半導体層の表面に上記第2導電型の不純物を導入して、上記リサーフ層および上記 ドリフト層と接する上記第2導電型のベース領域を形成する工程と、

上記ベース領域に上記第1導電型の不純物を導入して、上記ベース領域の残部により上 記ドリフト層およびリサーフ層と隔てられた上記第1導電型のソース領域を形成する工程

上記ソース領域と上記ドリフト層との間の上記ベース領域に対向するゲート絶縁膜を形 成する工程と、

上記ゲート絶縁膜を挟んで、上記ソース領域と上記ドリフト層との間の上記ベース領域 に対向配置されたゲート電極を形成する工程とをさらに含むことを特徴とする請求項1な いし5のいずれかに記載の半導体装置の製造方法。

【請求項7】

第1導電型の半導体基板と、

この半導体基板上に設けられ、上記第1導電型のドリフト層、および上記第1導電型と は異なる第2導電型のリサーフ層を、上記半導体基板に平行な横方向に交互に配置して形 成したスーパージャンクション構造部と、

このスーパージャンクション構造部を貫通して上記半導体基板に至るトレンチ内の底部 側の所定の領域に配置された充填材とを備え、

上記リサーフ層は、上記トレンチの内側壁に沿って形成されており、

上記ドリフト層は、上記リサーフ層が上記半導体基板との接触部を有しないように、上 記リサーフ層と上記半導体基板との間に介在する分離領域を有しており、

上記分離領域と上記ドリフト層との界面位置と、上記トレンチ内の上記充填材の上面位 置とが、上記スーパージャンクション構造部の表面からほぼ同じ深さにあることを特徴と する半導体装置。

【請求項8】

上記ドリフト層および上記リサーフ層に接するように形成された上記第2導電型のベー ス領域と、

上記ベース領域に接するように形成され、上記ベース領域により上記ドリフト層および リサーフ層と隔てられた上記第1導電型のソース領域と、

上記ソース領域と上記ドリフト層との間の上記ベース領域に、ゲート絶縁膜を挟んで対 向配置されたゲート電極とをさらに備えたことを特徴とする請求項7記載の半導体装置。

【書類名】明細書

【発明の名称】半導体装置の製造方法および半導体装置

【技術分野】

[0001]

本発明は、いわゆるスーパージャンクション構造を有する半導体装置およびその製造方 法に関する。

【背景技術】

[0002]

MOS電界効果トランジスタ(Metal Oxide Semiconductor Field Effect Transistor; MOS FET)が形成された半導体装置において、耐圧の向上が試みられている。

図6は、MOS FETが形成された従来の半導体装置(特許文献1参照)の図解的な 断面図である。

N⁺⁺型の半導体基板51の上には、N型のドリフト層(N型ピラー層)52およびP型 のリサーフ層 (P型ピラー層) 53を含む半導体層54が形成されている。ドリフト層5 2とリサーフ層53とは、半導体基板51に平行な方向に交互に繰り返し現れるように配 置されており、いわゆるスーパージャンクション構造を形成している。

半導体層54をその厚さ方向に貫通して、半導体基板51と半導体層54との界面に至 る深さを有する複数のトレンチ55が形成されている。この複数のトレンチ55は、半導 体基板51にほぼ垂直な内側壁をそれぞれ有しており、ほぼ等間隔で互いに平行に形成さ れている。トレンチ55の内壁は、酸化膜63で覆われており、その内部はポリシリコン や誘電体などからなる埋め込み層64で埋められている。

[0004]

ドリフト層52は、トレンチ55に沿って配置されている。リサーフ層53は、隣接す る2つのトレンチ55にそれぞれ沿う一対のドリフト層52の間に配置されている。リサ ーフ層 5 3 は、ドリフト層 5 2 および半導体基板 5 1 に接している。

ドリフト層52の上には、N型領域56が形成されている。リサーフ層53の上には、 N型領域56と接するようにP型のベース層57が形成されている。ベース層57の表層 部には、N型のソース領域58が形成されている。

[0005]

絶縁膜59を挟んで、N型領域56とソース領域58との間にあるベース層57および その近傍に対向するように、ゲート電極60が配置されている。また、ソース領域58お よびベース層57に接するように、ソース電極61が形成されている。半導体基板51の 裏面(ゲート電極60やソース電極61が形成されている面とは反対側の面)には、ドレ イン電極62が形成されている。

[0006]

この半導体装置は、ソース電極61およびドレイン電極62の一方と外部負荷とが接続 された状態で、ソース電極61およびドレイン電極62の他方と外部負荷との間に、電源 により一定の電圧が印加された状態で使用される。この印加される電圧は、リサーフ層 5 3およびドリフト層 5 2 により形成される P N 接合に対して逆バイアスを与える。

この状態で、ゲート電極60を適当な電位にする(MOS FETをオン状態にする) ことにより、ソース電極61とドレイン電極62との間に電流を流すことができる。この 際、N型領域 5 6 とソース領域 5 8 との間のペース層 5 7 において、絶縁膜 5 9 との界面 近傍にチャネルが形成される。これにより、ドレイン電極62から、半導体基板51、ド リフト層52、N型領域56、ベース層57の絶縁膜59との界面近傍(チャネル)、お よびソース領域58を経て、ソース電極61へと電流が流れる。

[0007]

この際、リサーフ層53およびドリフト層52により形成されるPN接合には、外部負 荷とMOS FETのオン抵抗とで分圧した逆バイアスがかかるが、これにより生じる空 乏層の拡がりはわずかであり、ドリフト層52にはキャリア(電子)の経路が残される。

次に、このMOS FETがオフ状態のとき、すなわち、ゲート電極60が上記の適当 な電位にされていないときについて説明する。この場合、チャネルは形成されず、MOS FETには電流が流れないので、ドリフト層52とリサーフ層53とにより形成される P N接合には、電源電圧がそのまま逆バイアスとして印加されることになる。そのため、 ドリフト層52とリサーフ層53との界面Sからドリフト層52およびリサーフ層53へ と空乏層がすみやかに広がり、ドリフト層52およびリサーフ層53が完全に空乏化する 。これにより、理論上は、優れた耐圧を実現できる。

【特許文献1】特開2003-46082号公報

【発明の開示】

【発明が解決しようとする課題】

[0008]

ところが、リサーフ層 5 3 は導電型がN++型である半導体基板 5 1 にも接しているため 、ドリフト層52とリサーフ層53とにより形成されるPN接合に逆バイアス電圧が印加 されると、リサーフ層53と半導体基板51との界面からも、リサーフ層53および半導 体基板51中へと空乏層が広がる。

このとき、半導体基板51とドリフト層52とで不純物濃度が異なることなどにより、 ドリフト層52とリサーフ層53との界面S近傍と、半導体基板51とリサーフ層53と の界面近傍とでは、空乏層の広がり方が異なる。これにより、半導体装置がオフ状態のと き、空乏層において局所的に強い電界が生じ、この部分で電流が流れる。このため、この ような半導体装置の耐圧は、実際には満足できるレベルではなかった。

[0009]

そこで、この発明の目的は、耐圧を向上させることができる半導体装置の製造方法を提 供することである。

この発明の他の目的は、耐圧を向上させることができる半導体装置を提供することであ る。

【課題を解決するための手段】

[0010]

上記の課題を解決するための請求項1記載の発明は、第1導電型の半導体基板(2)上 に、上記第1導電型のドリフト層(3)、および上記第1導電型とは異なる第2導電型の リサーフ層(9)を、上記半導体基板に平行な横方向に交互に配置して形成したスーパー ジャンクション構造部(13)を有する半導体装置(1,31,41)の製造方法であっ て、上記半導体基板の上に、上記第1導電型の半導体層(18)を形成する工程と、上記 半導体層を貫通して上記半導体基板に至るトレンチ (4) を形成する工程と、上記トレン チの底部側の所定の領域に充填材(15,32,33)を充填し、上記トレンチ内におい て、上記半導体基板と上記半導体層との界面位置よりも浅い所定上面位置(D2)までの 底部領域に上記充填材を配置するとともに、上記所定上面位置よりも上部側に空所を確保 する充填工程と、上記充填工程の後、上記トレンチの内側壁に露出した上記半導体層に上 記第2導電型の不純物を導入して、上記トレンチの内側壁に沿う上記第2導電型の上記リ サーフ層を形成し、上記半導体層の残余の領域をドリフト層とする工程とを含むことを特 徴とする半導体装置の製造方法である。

[0011]

なお、括弧内の数字は、後述の実施形態における対応構成要素等を表す。以下、この項 において同じ。

この発明によれば、リサーフ層は半導体層を貫通して半導体基板に至るトレンチの内側 壁に沿って形成され、ドリフト層はリサーフ層が形成された後の半導体層の残余の領域か らなる。これにより、ドリフト層とリサーフ層とが半導体基板に平行な方向に繰り返し(交互に) 現れる、いわゆる、スーパージャンクション構造を有する半導体装置を製造でき る。リサーフ層は、トレンチの幅方向に関して、一方側の内側壁のみに沿って形成されて もよく、両側の内側壁に沿って形成されてもよい。

[0012]

リサーフ層を形成する工程において、トレンチの底部側には充填材が存在しており、こ の充填材の上面は、半導体基板と半導体層との界面に対して、半導体層の表面から浅い位 置にある。このため、第2導電型の不純物(第2導電型への制御のための不純物)は、充 填材に阻まれて、半導体層において半導体基板との隣接部に導入されることはない。これ により、ドリフト層(半導体層の残余の領域)によって半導体基板と隔てられたリサーフ 層が得られる。

[0013]

この発明に係る製造方法により製造される半導体装置は、ドリフト層およびリサーフ層 によるPN接合に対して逆バイアスが与えられると、ドリフト層とリサーフ層との界面(以下、単に「界面」という。)からドリフト層およびリサーフ層に空乏層が広がる。この 場合、印加される電圧が一定以上の大きさになると、ドリフト層およびリサーフ層はほぼ 完全に空乏化する。このためこの半導体装置は一定の耐圧(たとえば、数百V)を有する ことができる。

[0014]

リサーフ層と半導体基板との間、およびリサーフ層とトレンチまたは隣接する他のリサ ーフ層との間には、同じドリフト層、すなわちほぼ均一な不純物濃度を有する半導体領域 が存在している。したがって、ドリフト層において空乏層は界面から均等に広がることが できる。すなわち、ドリフト層において、空乏層は界面からドリフト層を挟んで対向する トレンチ側(半導体基板に平行な方向)に広がることができるとともに、ドリフト層を挟 んで対向する半導体基板側(半導体基板に垂直な方向)にも同等に広がることができる。

[0015]

このため、空乏層において他の部分より電界が強い部分は生じないので、界面を介して 容易に電流が流れない。すなわち、この半導体装置は従来の半導体装置に比べて、耐圧を 向上(たとえば、200Vないし1000Vに)できる。

上記リサーフ層を形成する工程は、上記トレンチの内側壁に露出した上記半導体層の表 層部に、上記第2導電型の不純物を注入する注入工程と、この注入工程の後、上記半導体 基板を加熱することにより、上記半導体層に注入された当該不純物を上記半導体層中に拡 散させる熱拡散工程とを含んでいてもよい。

[0016]

請求項2記載の発明は、上記充填工程が、上記所定上面位置よりも浅い位置まで上記ト レンチ内に上記充填材を供給する充填材供給工程と、この充填材供給工程の後、上記充填 材を上記所定上面位置までエッチバックする工程とを含むことを特徴とする請求項1記載 の半導体装置の製造方法である。

この発明によれば、エッチバック厚を制御することにより、充填材の上面位置が、半導 体基板と半導体層との界面位置よりも浅くなるようにすることができ、充填材の上面位置 を任意に調整できる。これにより、ドリフト層において、リサーフ層と半導体基板とに挟 まれた部分の幅を容易に制御できる。

[0017]

上記充填材供給工程は、上記トレンチを上記充填材でほぽ完全に満たす工程を含んでい てもよい。すなわち、充填材供給工程は、充填材の上面が上記トレンチ外に位置するよう に充填材を供給する工程を含んでいてもよい。

上記充填工程は、請求項3記載のように、上記トレンチに充填材としての酸化シリコン (15)を充填する工程を含んでいてもよい。

[0018]

この場合、上記トレンチに酸化シリコンを充填する工程は、トレンチ内にポリシリコン を充填する工程と、当該ポリシリコンを酸化させることにより上記充填材としての酸化シ リコンを得る工程とを含んでいてもよい。

また、上記トレンチに酸化シリコンを充填する工程は、トレンチ内にTEOS(tetraet hylorthosilicate)を充填する工程と、このTEOSを熱分解して上記充填材としての酸 化シリコンを得る工程とを含んでいてもよい。

[0019]

また、上記充填工程は、請求項4記載のように、上記トレンチに充填材としてのポリシ リコン(32)を充填する工程を含んでいてもよく、この場合、この半導体装置の製造方 法は、上記充填工程の前に上記トレンチの内壁を酸化させて酸化膜 (5) を形成する工程 をさらに含むものとすることができる。

酸化膜により、充填材(ポリシリコン)と半導体基板やスーパージャンクション構造部 とを電気的に絶縁することができる。酸化膜を形成する工程は、トレンチの内壁を熱酸化 させる工程を含んでいてもよい。

[0020]

請求項5記載の発明は、上記リサーフ層を形成する工程の後、上記トレンチの上記上部 側の空所を上部充填材(16)で満たす工程をさらに含むことを特徴とする請求項1ない し4のいずれかに記載の半導体装置の製造方法である。

この発明によれば、トレンチ内が充填材および上部充填材でほぽ完全に満たされた半導 体装置を得ることができ、これにより半導体基板のそりを防止できる。

[0021]

リサーフ層形成前にトレンチ内に充填される充填材と、上部充填材(リサーフ層形成後 にトレンチ内に充填される充填材)とは、同種のものであってもよく、異なる種類のもの であってもよい。

請求項6記載の発明は、上記半導体層の表面に上記第2導電型の不純物を導入して、上 記リサーフ層および上記ドリフト層と接する上記第2導電型のベース領域(8)を形成す る工程と、上記ベース領域に上記第1導電型の不純物を導入して、上記ベース領域の残部 により上記ドリフト層およびリサーフ層と隔てられた上記第1導電型のソース領域(7) を形成する工程と、上記ソース領域と上記ドリフト層との間の上記ベース領域に対向する ゲート絶縁膜(11)を形成する工程と、上記ゲート絶縁膜を挟んで、上記ソース領域と 上記ドリフト層との間の上記ベース領域に対向配置されたゲート電極(10)を形成する 工程とをさらに含むことを特徴とする請求項1ないし5のいずれかに記載の半導体装置の 製造方法である。

[0022]

この発明に係る製造方法により得られる半導体装置は、上記ソース領域と上記半導体基 板(ドレイン領域)との間に適当な大きさの電圧を印加し、ゲート電極を所定の電位にす る (半導体装置をオン状態にする) ことにより、ベース領域において、ソース領域とドリ フト層との間でゲート絶縁膜近傍の領域にチャネルを形成することができる。これにより 、ソース領域と半導体基板(ドレイン領域)との間に電流を流すことができる。

[0023]

また、この半導体装置がオフ状態のときに、ドリフト層とリサーフ層とにより形成され るPN接合に対して大きな逆バイアス電圧が印加された場合でも、高い耐圧を有すること ができる。

請求項7記載の発明は、第1導電型の半導体基板(2)と、この半導体基板上に設けら れ、上記第1導電型のドリフト層(3)、および上記第1導電型とは異なる第2導電型の リサーフ層 (9) を、上記半導体基板に平行な横方向に交互に配置して形成したスーパー ジャンクション構造部 (13) と、このスーパージャンクション構造部を貫通して上記半 導体基板に至るトレンチ (4) 内の底部側の所定の領域に配置された充填材 (15,32 ,33)とを備え、上記リサーフ層は、上記トレンチの内側壁に沿って形成されており、 上記ドリフト層は、上記リサーフ層が上記半導体基板との接触部を有しないように、上記 リサーフ層と上記半導体基板との間に介在する分離領域 (3v) を有しており、上記分離 領域と上記ドリフト層との界面位置 (D₁) と、上記トレンチ内の上記充填材の上面位置 (D₂) とが、上記スーパージャンクション構造部の表面からほぼ同じ深さにあることを 特徴とする半導体装置(1,31,41)である。

[0024]

この発明の半導体装置は、請求項1記載の製造方法により製造することができ、請求項

1記載の製造方法と同様の効果を奏することができる。

充填材は、酸化シリコンなどの絶縁物であってもよく、絶縁物に覆われたシリコン(た とえば、ポリシリコン)などの導電体(半導体)であってもよい。

トレンチ内において、充填材の上の空間には何も満たされずに空所とされていてもよい が、当該充填材とは別途に充填された充填材(上部充填材)で満たされていることが好ま しい。このような半導体装置は、請求項5記載の製造方法により製造することができ、請 求項5記載の製造方法と同様の効果を奏することができる。

請求項8記載の発明は、上記ドリフト層および上記リサーフ層に接するように形成され た上記第2導電型のベース領域(8)と、上記ベース領域に接するように形成され、上記 ベース領域により上記ドリフト層およびリサーフ層と隔てられた上記第1導電型のソース 領域(7)と、上記ソース領域と上記ドリフト層との間の上記ベース領域に、ゲート絶縁 膜(11)を挟んで対向配置されたゲート電極(10)とをさらに備えたことを特徴とす る請求項7記載の半導体装置である。

[0026]

この発明の半導体装置は、請求項6記載の製造方法により製造することができ、請求項 6 記載の製造方法と同様の効果を奏することができる。

【発明を実施するための最良の形態】

[0027]

以下では、添付図面を参照して、本発明の実施の形態について詳細に説明する。 図1は、本発明の第1の実施形態に係る半導体装置の構造を示す図解的な断面図である

導電型がN⁺型でドレイン領域をなすシリコン基板2の上には、いわゆる、スーパージ ャンクション構造が形成されたスーパージャンクション構造部13が設けられている。ス ーパージャンクション構造部13は、導電型がN-型のドリフト層3と、ドリフト層3に 埋設された導電型がP-型のリサーフ層 9とを含んでおり、ドリフト層 3とリサーフ層 9 とは、シリコン基板2に平行な方向に交互に(繰り返し)現れるように配列されている。

[0028]

スーパージャンクション構造部13を貫通し、シリコン基板2に至る深さを有する複数 のトレンチ4が互いにほぼ平行に形成されている。各トレンチ4は、シリコン基板2にほ ば垂直な内側壁をそれぞれ有しており、図1の紙面に垂直な方向に延びている。すなわち 、トレンチ4の長さ方向は図1の紙面に垂直な方向であり、トレンチ4の幅方向は、図1 の紙面に平行かつシリコン基板2に平行な方向である。

[0029]

図1には2つのトレンチ4のみを示しているが、半導体装置1には、より多くのトレン チ4が形成されていて、これらのトレンチ4は、ほぼ等間隔に形成されている。

各トレンチ4の内部において、トレンチ4の底部側に酸化シリコン15が配置されてお り、酸化シリコン15の上には、ポリシリコン16が配置されている。トレンチ4とポリ シリコン16との隣接部には、酸化シリコン膜5が介在されている。トレンチ4は、酸化 シリコン15、およびポリシリコン16でほぼ完全に満たされている。これにより、シリ コン基板2にそりが生じ難くなっている。

[0030]

リサーフ層9は、各トレンチ4の幅方向に関して、同じ一方側の内側壁に沿って形成さ れている。すなわち、リサーフ層9は、隣接する2つのトレンチ4の間で、一方のトレン チ4に近接して形成されており、酸化シリコン膜5に接している。

ドリフト層3は、隣接する2つのリサーフ層9の間(リサーフ層9とトレンチ4との間) で、トレンチ4の他方側の内側壁に沿って、リサーフ層9と平行に形成されている。ド リフト層 3 は、さらに、リサーフ層 9 の下(シリコン基板 2 とリサーフ層 9 との間)へと 潜り込んでいる。すなわち、リサーフ層 9 とシリコン基板 2 とは、ドリフト層 3 によって 隔てられており、リサーフ層 9 はシリコン基板 2 には接していない。

[0031]

ドリフト層3において、リサーフ層9とトレンチ4とに挟まれた部分3нと、リサーフ 層 9 とシリコン基板 2 (ドレイン領域) とに挟まれた部分(以下、「分離領域」という。) 3vとは連続している。ドリフト層 3 は、ほぼ均一な不純物濃度を有しており、リサー フ層 9 とトレンチ 4 とに挟まれた部分 3 H と、分離領域 3 v とは、ほぼ同じ不純物濃度を有 する。

[0032]

分離領域3vとドリフト層3との界面位置(リサーフ層9のシリコン基板2との対向部 9 a とドリフト層 3 との界面位置) D1と、酸化シリコン15の上面(酸化シリコン15 とポリシリコン16との界面)位置D2とは、スーパージャンクション構造部13の表面 からほぼ同じ深さにある。したがって、酸化シリコン15の上面位置D2は、シリコン基 板2とドリフト層3との界面よりも、ドリフト層3の表面から浅い位置にある。

[0033]

スーパージャンクション構造部13の表面近傍(リサーフ層9の上)には、トレンチ4 に近接して、導電型がN⁺型のソース領域7が形成されている。ソース領域7とドリフト 層3、リサーフ層9、および酸化シリコン膜5との間には、導電型がP⁻型のベース領域 8が形成されている。

ドリフト層3の表面近傍において、ドリフト層3とソース領域7との間にあるベース領 域8およびその近傍のドリフト層3およびソース領域7に対向するように、ゲート電極1 0が配置されている。ゲート電極10は、不純物の導入により導電化されたポリシリコン からなる。ゲート電極10の周囲は、酸化シリコン膜11で覆われている。したがって、 ゲート電極10とベース領域8との間は、酸化シリコン膜11により隔てられている。

[0034]

シリコン基板2のドリフト層3およびリサーフ層9が形成されている側の面を覆うよう に、アルミニウムからなるソース電極12が形成されている。ソース電極12は、ソース 領域7およびベース領域8に電気接続されている。シリコン基板2の裏面(ソース電極1 2とは反対側の面)には、ドレイン電極14が形成されている。

この半導体装置1は、ソース電極12およびドレイン電極14の一方と外部負荷とが接 続された状態で、ソース電極12およびドレイン電極14の他方と外部負荷との間に、電 源により一定の電圧(たとえば、数百V)が印加された状態で使用される。この印加され る電圧は、リサーフ層9およびドリフト層3により形成されるPN接合に対して逆バイア スを与える。

[0035]

この状態で、ゲート電極10を所定の電位にする(半導体装置1をオン状態にする)こ とにより、ソース電極12とドレイン電極14との間に電流を流すことができる。この際 ドリフト層3とソース領域7との間のベース領域8において、酸化シリコン膜11との 界面近傍にチャネルが形成される。

この際、リサーフ層9およびドリフト層3により形成されるPN接合には、外部負荷と MOS FETのオン抵抗とで分圧した逆バイアス(たとえば、2V)がかかるが、これ により生じる空乏層の拡がりはわずかであり、ドリフト層3にはキャリア(電子)の経路 が残される。オン状態の半導体装置1において、ドリフト層3のうち空乏化していない部 分を経由して、ソース電極12とドレイン電極14との間に電流が流れる。

[0036]

一方、この半導体装置1がオフ状態のとき、すなわち、ゲート電極10が上記所定の電 位にされていないときは、チャネルは形成されず、MOS FETには電流が流れないの で、ドリフト層3とリサーフ層9とにより形成されるPN接合には、電源電圧がそのまま 逆バイアスとして印加されることになる。そのため、ドリフト層3とリサーフ層9との界 面S近傍においては、界面Sからドリフト層3およびリサーフ層9中へと空乏層が広がる 。ドリフト層3において、空乏層は界面Sから、ドリフト層3を挟んで対向するトレンチ 4 側へとすみやかに広がるとともに、ドリフト層 3 を挟んで対向するシリコン基板 2 側へ と向かってすみやかに広がる。

[0037]

空乏層は界面Sから、不純物濃度がほぼ均一であるドリフト層3中に均等に広がること ができるので、局所的に強い電界は生じない。このため、界面Sを介して容易に電流が流 れないから、この半導体装置1は耐圧が大きい。

ドリフト層3やリサーフ層9の幅が薄くされていると、ドリフト層3の不純物濃度が高 くされていても、ドリフト層3およびリサーフ層9は容易にほぼ完全に空乏化するので、 この半導体装置1は高い耐圧を有することができる。また、オン状態のときの導電経路の 一部をなすドリフト層3の不純物濃度を高くすることにより、オン抵抗を低減できる。

[0038]

この半導体装置1は、200Vないし1000V程度の耐圧を有することができ、たと えば、600Vの耐圧を有するものでも、オン抵抗を従来の半導体装置の5分の1程度と することができる。

図2 (a)、図2 (b)、図2 (c)、図2 (d)、図2 (e)、図2 (f)、図2 (g)、および図2(h)は、図1の半導体装置1の製造方法を説明するための図解的な断 面図である。図2 (a) ないし図2 (h) では、1つのトレンチ4の近傍のみを示してい

[0039]

. 先ず、導電型がN⁺型にされたシリコン基板2上に、導電型がN⁻型のエピタキシャル層 18が形成され、エピタキシャル層18の上に、トレンチ4に対応する領域に開口21a が形成されたハードマスク21が形成される。ハードマスク21は、たとえば、窒化シリ コンからなる。

続いて、ハードマスク21の開口21aを介して、エピタキシャル層18がドライエッ チング(たとえば、反応性イオンエッチング)されて、エピタキシャル層18をその厚さ 方向に貫通し、シリコン基板2に至る深さを有するトレンチ4が形成される。トレンチ4 の幅は、たとえば、 $2\,\mu$ m程度であり、トレンチ 4 の深さは、たとえば、 $4\,0\,\mu$ m程度で ある。この状態が図2(a)に示されている。

[0040]

続いて、以上の工程を経たシリコン基板2の上に、トレンチ4の内部を埋めるように、 酸化シリコン膜22が形成される(図2(b)参照)。酸化シリコン膜22は、ハードマ スク21上にも形成される。酸化シリコン膜22は、たとえば、トレンチ4の内部を埋め るようにポリシリコン膜を形成した後、このポリシリコン膜をすべて熱酸化することによ り得てもよく、減圧CVD(Chemical Vapor Deposition)法により、TEOS(tetraethyl orthosilicate)からなる膜を形成した後、このTEOSからなる膜を熱分解することによ り得てもよい。

[0041]

続いて、酸化シリコン膜 2 2 が、トレンチ 4 の底部に存在する部分を残してエッチバッ クされ、トレンチ4の上部側に空所が確保される。酸化シリコン膜22の残部は、酸化シ リコン15となる。この際、適当なエッチバック条件が選択されることにより、酸化シリ コン15の上面 (エッチバック面) 位置D2は、シリコン基板2とエピタキシャル層18 との界面の位置よりも、エピタキシャル層18の表面から浅い位置(所定上面位置)にな るようにされる。この状態が、図2(c)に示されている。

次に、ハードマスク 2 1 の開口 2 1 a を介して、各トレンチ 4 の内面に露出したエピタ キシャル層18に、P型の不純物のイオンが注入される。このとき、このイオンは、図2 (d) に矢印Aで示すように、トレンチ4の幅方向に垂直な内側壁に対して所定の傾斜角 をなすように打ち込まれる。トレンチ4の内側壁(シリコン基板2の法線方向)とイオン が打ち込まれる方向とのなす角度は、たとえば、1.5°ないし2°とされる。

[0043]

これにより、各トレンチ4の幅方向一方側の内側壁(半導体装置1のトレンチ4におい

て、リサーフ層 9 が隣接して形成されている側に相当する面)のほぼ全面に、P型の不純 物が注入された第1注入領域23が形成される。この状態が、図2(d)に示されている

次に、ハードマスク21が除去され、エピタキシャル層18の上に、ベース領域8に対 応する位置に開口が形成されたレジスト膜(図示せず)が形成される。続いて、このレジ スト膜の開口を介して、エピタキシャル層18の表層部に、P型の不純物が注入されて第 2注入領域24が形成される。その後、レジスト膜が除去される。この状態が、図2 (e)に示されている。

[0044]

続いて、以上の工程を経たシリコン基板2が所定の温度に加熱されて、第1および第2 注入領域23,24中のP型の不純物が、エピタキシャル層18中に拡散され、リサーフ 層 9 およびベース領域 8 がそれぞれ形成される。エピタキシャル層 1 8 の残余の領域は、 ドリフト層3となる。この状態が、図2(f)に示されている。

次に、以上の工程を経たシリコン基板2のエピタキシャル層18側の面に、ソース領域 7に対応する位置に開口が形成されたレジスト膜(図示せず)が形成される。そして、こ のレジスト膜の開口を介して、ベース領域8の表層部にN型の不純物が注入されて、第3 注入領域が形成される。その後、このレジスト膜が除去され、以上の工程を経たシリコン 基板2が所定の温度に加熱されて、第3注入領域中のN型の不純物が、ベース領域8中に 拡散される。これにより、ソース領域7が形成される。この状態が、図2(g)に示され ている。

[0045]

次に、以上の工程を経たシリコン基板 2 が所定の温度に加熱されて、露出表面、すなわ ち、トレンチ4の内面ならびにドリフト層3、ベース領域8、およびソース領域7の表面 が熱酸化されて酸化膜17が形成される。さらに、この酸化膜17上にポリシリコンから なる膜(ポリシリコン膜)19が形成される。トレンチ4は、ポリシリコン膜19でほぼ 完全に満たされる。その後、ポリシリコン膜19が不純物の注入により導電化される。こ の状態が、図2(h)に示されている。

[0046]

続いて、このポリシリコン膜19のうち、トレンチ4内部およびゲート電極10にほぼ 対応する部分以外の部分が除去される。ポリシリコン膜19の残部のうち、トレンチ4内 のものは、ポリシリコン16となる。さらに、この状態で露出しているポリシリコン膜1 9の表面が熱酸化されて酸化膜が形成される。

次に、酸化膜のうち、トレンチ4外でゲート電極10の周囲以外の部分、および、トレ ンチ4の上部のものが除去される。これにより、ポリシリコン膜の残部のうち、トレンチ 4外のものはゲート電極10となる。酸化膜17の残部のうち、トレンチ4内のものは酸 化シリコン膜5となり、トレンチ4外のものはゲート電極10の周囲を覆う酸化シリコン 膜11となる。

[0047]

その後、以上の工程を経たシリコン基板2のソース領域7が形成された側の面およびそ の反対側の面に、ソース電極12およびドレイン電極14がそれぞれ形成されて、図1に 示す半導体装置1が得られる。

以上の製造方法において、第1注入領域23の形成時に、トレンチ4内の底部には、シ リコン基板 2 とエピタキシャル層 1 8 との界面より浅い位置 D2まで酸化シリコン 1 5 が 存在している(図 2 (d) 参照)。このため、P型の不純物は、酸化シリコン 1 5 に阻ま れて、エピタキシャル層18においてシリコン基板2との隣接部に導入されることはない 。これにより、ドリフト層3 (分離領域3v) によってシリコン基板2と隔てられたリサ ーフ層9が得られる。

[0048]

また、酸化シリコン膜22のエッチバック厚を制御することにより、酸化シリコン15 の上面位置D2を制御できる(図2 (c)参照)。これにより、リサーフ層9の形成領域

を制御できるので、シリコン基板2とリサーフ層9との間のドリフト層3(分離領域3v)の厚さを制御して、半導体装置1において、界面Sからより均等に空乏層が広がるよう にすることができる。

[0049]

図3は、本発明の第2の実施形態に係る半導体装置の図解的な断面図である。図3にお いて、図1に示す各部に対応する部分には、図3に同じ参照符号を付して説明を省略する

この半導体装置31では、トレンチ4の底部に、図1の半導体装置1の酸化シリコン1 5の代わりに、ポリシリコン32およびその周囲を取り囲む酸化膜33が配置されている 。トレンチ4の内部は、ポリシリコン32,16および酸化膜33で、ほぼ完全に満たさ れている。これにより、シリコン基板2にそりが生じ難くされている。

[0050]

この半導体装置31においても、リサーフ層9は、シリコン基板2(ドレイン領域)に 接しておらず、半導体装置31がオフ状態のときに、空乏層はドリフト層3において、界 面Sから、ドリフト層3を挟んで対向するトレンチ4側およびシリコン基板2側に均等に 広がることができるので、局所的に強い電界は生じない。このため、界面Sを介して容易 に電流が流れないから、この半導体装置31の耐圧は大きい。

[0051]

図4 (a)、図4 (b)、図4 (c)、および図4 (d)は、半導体装置31の製造方 法を説明するための図解的な断面図である。図4 (a) ないし図4 (d) において、図2 (a) ないし図2(h)に示す各部に対応する部分には、図4(a)ないし図4(d)に 同じ参照符号を付して説明を省略する。

トレンチ4の形成までが、半導体装置1と同様に実施された後、シリコン基板2が加熱 されて、シリコン基板2およびエピタキシャル層18の露出表面、すなわち、トレンチ4 の内壁が熱酸化されて犠牲酸化膜34が形成される(図4(a)参照)。

[0052]

次に、トレンチ4の内部をほぼ完全に埋めるように、ポリシリコン膜35が形成される 。ポリシリコン膜35は、トレンチ4外、すなわち、ハードマスク21の上にも形成され る (図4 (b) 参照)。

続いて、ポリシリコン膜35が、トレンチ4の底部に存在する部分を残してエッチバッ クされ、トレンチ4の上部側に空所が確保される。ポリシリコン膜35残部は、ポリシリ コン32となる。ポリシリコン32の上面 (エッチバック面) 位置 D2は、シリコン基板 2とエピタキシャル層18との界面の位置よりも、エピタキシャル層18の表面から浅い 位置(所定上面位置)になるように、エッチバック条件が設定される。この状態が、図4 (c) に示されている。

[0053]

次に、露出している犠牲酸化膜34がエッチングにより除去される。ポリシリコン32 とシリコン基板2およびエピタキシャル層18との間にある犠牲酸化膜34は残される。 その後、半導体装置31の製造方法と同様にして、第1注入領域23の形成(図4(d)参照)以下の工程が実施されて、図3に示す半導体装置31が得られる。その際、酸化 膜17形成時(図2(h)参照)に、ポリシリコン32の上面(エッチバック面)も酸化 されて、犠牲酸化膜34の残部とともにポリシリコン32を取り囲む酸化膜33が形成さ れる。

[0054]

図5は、本発明の第3の実施形態に係る半導体装置の構造を示す図解的な断面図である 。図5において、図1に示す各部に対応する部分には、図5に同じ参照符号を付して説明 を省略する。

この半導体装置41は、図1に示す半導体装置1と類似した構造を有するが、リサーフ 層9はトレンチ4の幅方向両側に形成されている。リサーフ層9とドレイン領域をなすシ リコン基板2との間には、ドリフト層3が入り込んでおり、いずれのリサーフ層9もシリ コン基板2に接していない。

[0055]

このため、空乏層は界面Sから、不純物濃度がほぼ均一であるドリフト層3中を、隣接 する他方のリサーフ層9側およびシリコン基板2側に均等に広がることができので、局所 的に強い電界は生じない。このため、界面Sを介して容易に電流が流れないから、この半 導体装置41は耐圧が大きい。

このような半導体装置41は、半導体装置1の製造方法において、酸化シリコン15の 上面位置D2が、シリコン基板2とエピタキシャル層18との界面の位置よりも、エピタ キシャル層18の表面から浅い位置(所定上面位置)になるようにされた後、トレンチ4 の幅方向両側の内壁にP型の不純物を注入することにより得られる。

[0056]

P型の不純物イオンを注入する工程は、当該イオンを、トレンチ4の内側壁に対してわ ずかな傾斜角をなし、かつ、シリコン基板2に垂直な方向から見て、トレンチ22,4の 幅方向に沿う(長さ方向に垂直な)2方向から打ち込むものとすることができる。

この場合も、P型の不純物はエピタキシャル層18においてシリコン基板2との隣接部 に導入されることはないので、エピタキシャル層18の残余の領域(ドリフト層3)によ ってシリコン基板2と分離されたリサーフ層9が得られる。

[0057]

この発明の実施形態の説明は、以上の通りであるが、この発明は他の形態で実施するこ ともできる。たとえば、第2の実施形態に係る半導体装置31の製造方法において、犠牲 酸化膜34を形成した後(図4(a)参照)、この犠牲酸化膜34をすべて除去し、改め て犠牲酸化膜34と同等の酸化膜を形成してから、ポリシリコン膜35の形成以下の工程 が実施されてもよい。

[0058]

その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である

【図面の簡単な説明】


[0059]


- 【図1】本発明の第1の実施形態に係る半導体装置の構造を示す図解的な断面図であ
- 【図2 (a)】図1の半導体装置の製造方法を説明するための図解的な断面図である
- 【図2(b)】図1の半導体装置の製造方法を説明するための図解的な断面図である
- 【図2 (c)】図1の半導体装置の製造方法を説明するための図解的な断面図である
- 【図2 (d)】図1の半導体装置の製造方法を説明するための図解的な断面図である
- 【図2 (e)】図1の半導体装置の製造方法を説明するための図解的な断面図である
- 【図 2 (f)】図 1 の半導体装置の製造方法を説明するための図解的な断面図である
- 【図2(g)】図1の半導体装置の製造方法を説明するための図解的な断面図である
- 【図2(h)】図1の半導体装置の製造方法を説明するための図解的な断面図である
- 【図3】本発明の第2の実施形態に係る半導体装置の構造を示す図解的な断面図であ る。
- 【図4 (a)】図3の半導体装置の製造方法を説明するための図解的な断面図である

- 【図4 (b)】図3の半導体装置の製造方法を説明するための図解的な断面図である
- 。 【図4(c)】図3の半導体装置の製造方法を説明するための図解的な断面図である
- 【図4 (d)】図3の半導体装置の製造方法を説明するための図解的な断面図である
- 【図5】本発明の第3の実施形態に係る半導体装置の構造を示す図解的な断面図である。
- 【図6】MOSFETが形成された従来の半導体装置の図解的な断面図である。 【符号の説明】


[0060]

- 1,31 半導体装置
- 2 シリコン基板
- 3 ドリフト層
- 3 γ 分離領域
- 4 トレンチ
- 7 ソース領域
- 8 ベース領域
- 9 リサーフ層
- 9 a リサーフ層の半導体基板との対向部
- 10 ゲート電極
- 11 酸化シリコン膜
- 13 スーパージャンクション構造部
- 15 酸化シリコン
- 18 エピタキシャル層
- 22 酸化シリコン膜
- 32 ポリシリコン
- 3 3 酸化膜
- 3 4 犠牲酸化膜
- 35 ポリシリコン膜
- D1 分離領域とドリフト層との界面位置
- D₂ 酸化シリコンまたは酸化膜の上面位置
- S ドリフト層とリサーフ層との界面







【図2 (a)】




【図2 (b)】




【図2 (c)】




[図2 (d)]




[図2 (e)]




【図2 (f)】




【図2 (g)】




[図2 (h)]




【図3】




【図4 (a)】




【図4 (b)】




【図4 (c)】




[図4 (d)]



【図5】







【書類名】要約書

【要約】

【課題】耐圧を向上させることができる半導体装置の製造方法を提供する。

【解決手段】 N^+ 型でドレイン領域をなすシリコン基板 2 の上に、 N^- 型のエピタキシャル層 1 8 が形成される。次に、エピタキシャル層 1 8 を厚さ方向に貫通しシリコン基板 2 に至る複数のトレンチ 4 が形成される。続いて、トレンチ 4 内を埋めるように酸化シリコン膜 2 2 が形成された後、この酸化シリコン膜 2 2 がエッチバックされる。これにより、酸化シリコン膜 2 2 の上面位置 D_2 が、シリコン基板 2 とエピタキシャル層 1 8 との界面の位置よりも、エピタキシャル層 1 8 の表面から浅い位置になるようにされる。この状態で、トレンチ 4 の内側壁に露出したエピタキシャル層 1 8 に P型への制御のための不純物が注入された後、シリコン基板 2 が加熱されて、 P^- 型のリサーフ層 9 が形成される。

【選択図】 図2(d)

特願2003-435266

出願人履歴情報

識別番号

[000116024]

1. 変更年月日 [変更理由] 1990年 8月22日

住 所

新規登録 京都府京都市右京区西院溝崎町21番地

ローム株式会社 氏 名

Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP04/019732

International filing date: 24 December 2004 (24.12.2004)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2003-435266

Filing date: 26 December 2003 (26.12.2003)

Date of receipt at the International Bureau: 17 February 2005 (17.02.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record.

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
п.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.